最简单的通信模式就是自己写通信时序；
自己随便定义读写管脚，不知对单片机和fpga掌握到什么程度，不一定非要用它本身的读写管脚，自己定义任意I/O口是最灵活的操作方式。
首先纠正你一个说法。FPGA并没有特定的逻辑电平，FPGA的每个BANK的电平标准取决于你的设定。例如，某个BANK你想用作LVTTL，那么在硬件设计的时候就要把相应的IObank的VCCIO连接到3.3V的电源上。单片机采用此种电平标准的多得是，你只要把它的引脚任意地连接到FPGA上即可。当然类似WR.RD.ALE等信号也要连接上，以方便FPGA知道何时采样。
51单片机一般是内部弱上拉，即单片机除了在总线方式外上拉强度不大，若用总线方式最好在中间串一个限流电阻（2K），在低电平时51和FPGA都一样,所以之间连没什么问题
至于通信问题，我最近就在用总线方式用的是8051f（3.3V），内部的数字模块都挂在总线上，通过片选或者地址加以区别
我用过，我用的CPLD中EPM240，它是3。3V的，与AVR单片机电平通信一点问题都没有。
我刚开始以为这是个大问题，后来试验过，不成问题
你试试吧，直接连
内容全部来源于网络收集，如有侵权，请联系网站删除：QQ：24596024