首页
13问答网
>
eda verilog 用什么软件编写仿真
eda verilog 用什么软件编写仿真
2024-12-03 05:07:50
推荐回答（1个）
回答1：
最初的工程子文件可以直接在modelsim中完成编写、语法检查和仿真，这样比直接在XIlinx ISE中的耗时更短，编写与仿真结束后再拷贝至ISE来完成电路综合和约束，更加缩短开发和修改时间消耗。
相关问答
Verilog HDL 需要用什么软件仿真
什么是EDA软件
EDA课程 Quartus Ⅱ的verilog程序与仿真问题...
Verilog HDL eda设计用什么软件 在那里可以...
求EDA智能交通灯系统设计的程序设计仿真，用verilog ...
verilog VHDL的运行平台是那些软件啊，数字电路设计...
用ISE编写程序的do文件怎么写（Modelsim仿真）
VHDL与Verilog在FPGA开发中的比较
最新问答
深圳市南山区西丽留仙洞地名 来历
部署数据库SQL SERVER 2008，在K⼀3服务器新建帐套提示“无法创建数据库，请检查目录空间是否充足，
求中国历史人物传记小说读后感。200字以上。
脚手架规范规程有哪些
450道小学六年级上口算，不要连加连减，带答案的。谢了！
现在去做英雄联盟主播比做代练赚钱吗？
这句德语什么意思
021-95528不接有什么后果
如果全世界的人都死光了..,只剩下你一个人,你会怎么样？ 我同学说：他会去埋尸体
莫言的学历对我们有何启示
