首页
13问答网
>
verilog modelsim仿真 clk为什么一直为高阻？
verilog modelsim仿真 clk为什么一直为高阻？
2024-11-30 18:30:04
推荐回答（1个）
回答1：
仿真IP核必须将对应的库添加，最好要找到.v文件放在你的源文件的文件夹中一起做仿真。祝你好运
相关问答
最新问答
出口退税的详细操作流程，包括发票的开具，详细操作
只登记结婚过，户口本上也仍然是未婚情况下，离婚后再婚可以填写未婚那一栏吗？
求镜音LEN RIN的萌图,要分开的。
变频器到电机的电缆一定要用屏蔽电缆吗 ？ 有没有这方面的规范？
2019年6月份的英语四级成绩查询时间谁知道？万一过不了该咋办呀？
我是学平面设计的 （大二）如果要去台湾 读作为交换生 要交多少学费⼀?
有没有清华！北京大学！中石油！南京大学！同济等大学的在读生！大一到大三的！给个联系方式！交流交流！
肝功能正常的人还会得肝硬化吗
hp 5200l 50.6热凝器错误
三年级一班有48人。男生占全班人数的八分之五。女生有多少人？ 算式怎么写？
