算术左移右移代表保留符号位不动。
逻辑左移右移代表不管符号位，整体做移动。
二者的含义完全不同。
例如：// The following operators will shift a bus right or left a number of bits.
//
// ...Right shift and maintain sign bit
Verilog:Verilog HDL是一种硬件描述语言(HDL:Hardware Description Language)，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司(该公司于1989年被Cadence公司收购)开发。两种HDL均为IEEE标准。
内容全部来源于网络收集，如有侵权，请联系网站删除：QQ：24596024