问一个简单的verilog问题

2025-02-26 16:56:11
推荐回答(1个)
回答1:

上面一个module是下面一个的子module