FPGA的bank1的vccio硬件连接1.8V,但是在pin planner中设置bank1的引脚的电平标准为1.8V时,报错!!

2025-05-01 04:33:45
推荐回答(1个)
回答1:

一般情况下,FPGA逻辑电平只有3.3V,2.5V的,1.8V只用于差分信号使用,你选的那个1.8V是SSTL电平,这个必须是差分信号的。因此报错。
其实你根本不用费心去选,就是默认就可以了,具体I.O输出电平直接由你的VCCIO电压确定。