allegro16.6原理图更新到PCB没有变化

现在修改了部分原理图（更换器件，并添加了相当一部分电路模块），并且在原理图中对所有器件重新标号了。
我告诉你那里错了，你删除了元件，不可以再进行重新编号，重新编号的话，各个元件是无法定位的，有的原件的编号都改变了，所以肯定会出错的，所以你要么就重新画过PCB，要么就用原图，删掉元件不重新编号，这样才可以导入更新的。
Cadence软件的原理图和PCB是两个软件，原理图到PCB需要创建网表，然后在PCB中放置已经建好分封装的元器件；
如果对于已经画好的PCB，后期发现需要更改原理图的某个部分，原理图更改后，怎么同步更新到PCB中，而不变动原来已经布好局、布好线的的PCB呢？
1、打开原理图，点击选中下打开的DSN文件，点击Tools中的CreateNetlist，点击确定，创建成功后，output下输出的就是三个网表文件
2、网表创建成功后，回到AllegroPCB的页面，点击File中ImportLogic；如下图所示，一定要取消IgnoreFIXEDproperty前面的勾，否则每次更改原理图更新PCB时，原来的布局布线都被打乱(当然，如果出现cannotmodifyelementtheobjectoraparenthasthefixedproperty导入网表错误，可以勾选IgnoreFIXEDproperty卡面的勾)；另外导入网表的路径（Importdirectory一定要是网表的根目录，否则导出不成功）
3、allegroPCB中导入网表成功后，原理图和PCB就建立了一一对应关系；此时如果想修改原理图，修改保存后，重新生成创建网表CreateNetlist后，回到AllegroPCB页面，点击File中的UpdateLayout，
4、点击上述的同步Sync后，在Display的Status查看相关状态，如果有未放的元器件可以点击Place中Manually放置相关器件