首页
13问答网
>
verilog编译出错，求指导！
verilog编译出错，求指导！
2024-12-02 16:56:32
推荐回答（2个）
回答1：
错误太多了 乱套了 输入信号不能给他赋值 信号赋值又是wire型 又是reg型 有些变量又没定义 怎一个乱子了得
回答2：
你第二个always语句里面的以一个end 挪到endcase后面就对了
相关问答
最新问答
有没有类似变速齿轮 变速精灵一样的国外变速软件？A变速器是改变硬件速度会伤硬件的，这个不要~~~
兴业和浦发银行的信用卡，哪个好？
MSTP 指的是什么设备
诺基亚imei码查询
生命在于运动还是静养？谈谈你的理解，以后你具体会采取什么方式养生？
曹妃甸这名字是怎么来的？
win10运行不了VC++，按百度上搜改兼容性说是文件无效，怎么办π_π
郑州火车站到江苏常州大概多少钱啊 几点有车 多久能到啊
石榴茶怎么做呀？
有哪些能源?
