首页

13问答网 > modelsim 编译错误

modelsim 编译错误

mul.v(3): (vlog-2155) Global declarations are illegal in Verilog 2001 syntax.

2024-11-29 05:32:33

推荐回答（2个）

回答1：

这种文件不能编译，直接include就可以了

回答2：

晕.Verilog就是一门语言.写好程序,编译,仿真,综合....

编程可用UltraEdit
编译仿真可用Modelsim
综合就多了.如Syplify ISE Quartus等

相关问答

最新问答

汽车里的急救包中都有什么物品？

如何在自己的网站中制作一个站内搜索啊？怎么做啊？

跪求2011年9月至2012年6月的国内时事政治，要全面的谢谢好心的！邮箱376655488@qq.com

20岁拔牙矫正4个4会留下的后遗症吗？我儿子矫正牙，拔了4个4会留下后遗症吗？他矫正牙是我主张要他

从济南火车站打车到洪家楼要多少钱

剑网3的装备分数是怎么个意思啊？

南京摩托车的禁区范围是怎么样的？

最近一段时间，右脸颌骨疼，尤其张嘴，现在吃饭都疼，需要吃什么药？或者进行辅助治疗呢？

求推荐，温馨的bg古代言情，一定无虐！！！甜文宠文或平淡温馨种田文哦！！！帮帮忙哦！谢谢O(∩_∩)O~

三星5308有无线充电功能吗