首先，“ ‘o721 //9位八进制数 ’hAF //8位十六进制数 ”这种表述方式就不符合VHDL语法，应当是Verilog HDL的描述方式。其次，书中欲表达的位数，是指二进制位。由于1位8进制数可以用3位二进制数来表示，所以3位八进制数721是一个9位二进制数，因为在硬件中只能存储二进制数，没法直接存储八进制数；十六进制数也同理。
