首页
13问答网
>
eda verilog 用什么软件编写仿真
eda verilog 用什么软件编写仿真
2024-12-03 05:07:50
推荐回答（1个）
回答1：
最初的工程子文件可以直接在modelsim中完成编写、语法检查和仿真，这样比直接在XIlinx ISE中的耗时更短，编写与仿真结束后再拷贝至ISE来完成电路综合和约束，更加缩短开发和修改时间消耗。
相关问答
Verilog HDL 需要用什么软件仿真
什么是EDA软件
EDA课程 Quartus Ⅱ的verilog程序与仿真问题...
Verilog HDL eda设计用什么软件 在那里可以...
求EDA智能交通灯系统设计的程序设计仿真，用verilog ...
verilog VHDL的运行平台是那些软件啊，数字电路设计...
用ISE编写程序的do文件怎么写（Modelsim仿真）
VHDL与Verilog在FPGA开发中的比较
最新问答
养金鱼换水问题
求助创维29T83HT开不了机
无底海渊怎么去
与我国既陆地相邻，又隔海相望的国家是 ( ) A．朝鲜、韩国 B．朝鲜、越南 C．缅甸、越南 D．
九里香叶子发黄一碰就掉怎么回事，谢谢大家了
0805三色贴片led，有哪家行啊？
江苏和安徽属于一个城市吗?
赛尔号速度前十名 精灵
1985年9月20日子时和1987年9月17已时能在一起吗
fol1ow的同义词是什么呀
