首页
13问答网
>
verilog modelsim仿真 clk为什么一直为高阻？
verilog modelsim仿真 clk为什么一直为高阻？
2024-11-30 18:30:04
推荐回答（1个）
回答1：
仿真IP核必须将对应的库添加，最好要找到.v文件放在你的源文件的文件夹中一起做仿真。祝你好运
相关问答
最新问答
高考470理科分数平均每科多少
造纸厂污水处理使用的PAM是什么型号 每吨污水使用量大概是多少 有货源的联
大专生可以应聘西部钻探工程有限公司吗?
拿破仑全面战争怎么操作
怎么识乐谱啊 具体点
大学生学年自我鉴定
求助电影达人推荐几部高智商fan罪电影，悬疑类的也可以，最好是近几年出的。 谢谢各位
杀虫剂喷上去，多久会没有毒性？我昨天喷了好多，还喷到电脑上，甚至餐具上了
我要成立一家房地产评估公司，从我成立了公司，到正式开始评估业务这段时间内，我需要做一些什么工作？
上海天安实业有限公司如何.普陀区武宁路2101号519室 是骗子吗？
