#N verilog里是在 testbench 做延迟用的一般作延迟会 写一个 CLK 然后去数 CLK 跑多少次比如所 我CLK 是10^-6 s我要延迟 10^-7 s 的话就是reg i=1'b1;always@(posedge CLK)beginif (i>9)begin做事情endelsebegini=i+1'b1;endend