VHDL 主程序与子模块传输大量数据的解决方法

2025-05-04 20:50:08

推荐回答（2个）

回答1：

即使数据量很大，只要搞清楚数据的传输时序，硬件模块的工作时钟频率也足够高，通过串行或者并行（就是所谓的数组）端口也是能够将数据传输至你的电路模块中的，图像数据也没问题。

回答2：

你考虑问题的方法不对，VHDL是硬件语言，用来描述一个硬件结构，你首先要考虑好硬件的结构再用VHDL实现出来，而不是将VHDL当做一个普通的计算机语言。
VHDL的结构不是主程序自程序，而是硬件的构件，是实实在在的东西。
你想传数据，考虑好用并行线路还是串行线路，并行的话多少位宽，串行的话时序怎么控制，或者是并行线路分批发送。这个思路和编程语言很不一样的。