altera的fpga从fifo读出时总是读不出最后一个bit的数据

2025-03-13 05:49:43
推荐回答(1个)
回答1:

少了一个CLK 或者数据逻辑少了一个。
仿真一下看看就知道