首页
13问答网
>
verilog always @(a,b)是什么意思?是不是等于always@（a or b）?
verilog always @(a,b)是什么意思?是不是等于always@（a or b）?
2024-11-27 15:49:39
推荐回答（2个）
回答1：
一样的，前一个是verilog-2003的新语法，就是换了种写法而已
回答2：
在verilog中，or和，都是表示或者的意思
相关问答
最新问答
下列属于会计基本职能的有( )。
他问我人生观和价值观不同，是不是想告诉我可以分手了
普通高层商品房户内的楼板，如果荷载为2.0kN⼀m2，能承受重量为250公斤，底面积为0.108㎡的重物吗？
专插本至少需要多少年时间读完
如何将守望先锋fps稳定在100以上？
打吊针是找不到血管怎么办
女生一本线，学理科，什么专业好就业啊
CPU:E5500 主板华硕P5G41或微星G41内存金士顿2g 1333显卡影驰GT430 硬盘 WD500G 电源长城350W 1800元贵么
关于ASP中ADO连接的问题
法兰克系统加工中心指令G76 G81 G82 G83 G84 G85 G86 G87 G88 G89什么格式。程序中的字母代表什么。
