首页
13问答网
>
verilog的阻塞赋值和非阻塞赋值的区别就是差一个时钟周期吗？那这样也基本没有区别啊，何必整两个概念呢
verilog的阻塞赋值和非阻塞赋值的区别就是差一个时钟周期吗？那这样也基本没有区别啊，何必整两个概念呢
2025-04-07 02:37:06
推荐回答（1个）
回答1：
一个是时序逻辑电路，一个是组合逻辑电路。Verilog是为仿真设计的语言，并不是为综合设计的。
相关问答
最新问答
如何拒绝别人的表白
百色至横县云表有多少公里
小天锅电视卫星接收器价格多少供应，小天锅电视卫星
吃饭的发票，酒店的发票，高速公路的过路费发票，加油的发票，京东的发票，这些能抵税吗？我是开了一个厂
15岁男孩子目前170斤怎么样来减肥
成都九里堤那里是不是有个西南交大啊?怎么从昭觉寺汽车站到那里?
坚守什么填词语
根据板块构造学说的观点，因板块相互碰撞挤压而形成的地貌类型是（ ）A．东非大裂谷B．红海C．大洋中
什么面适合急性肠胃炎吃
与的拼音和词语？
