首页
13问答网
>
一个基本的veriloghdl语言描述的硬件电路的模块包括哪些必要因素
一个基本的veriloghdl语言描述的硬件电路的模块包括哪些必要因素
2025-04-23 20:34:33
推荐回答（1个）
回答1：
VerilogHDL描述的是一个硬件数字电路，
input变量对应的是这个硬件电路的输入量，
output描述的是输出量。
比如说一个2端子与门，C=A·B，A和B就是输入量，C就是输出量。
相关问答
最新问答
我是小米3TD版miui-jxccnbd20.0 升级miui6开发版和稳定版有什么不同？
为什么韩国围棋高手李世石说任何时候都最想和李昌镐对决?
从上海到哈尔滨西站下车,在站内怎么换车大庆的高铁30分钟时间够用吗，票都取好，不知时间来的急吗
“露”能组什么词？
从杭州到武胜需要多少过路费
四川的邮政编码是多少
黄梅县小池新型复合材料厂怎么样？
为什么增大压强化学反应平衡向气体体积减小的方向
一个国家经济发展，从微笑曲线到哭泣曲线是必然之路吗？
澳洲187移民该怎么办理
