&是什么意思?在vhdl中怎么用?

2025-03-04 21:42:11
推荐回答(1个)
回答1:

&的意思就是连接,比如两个一位的信号a,b通过c<=“a&b”就合成为一个2位的信号c

例:process(clk1)

begin

if clk1'event and clk1 = '1' then

datacom <= fskcodein & datacom(1);

end if;

end process;

这个程序:

并值符号:如果clk1上升沿到了,datacom的类型应该是std_logic_vector,假设是2位的。

那么就是std_logic_vector(1 downto 0)。fskcodein应该是bit类型,那么就是把fskcodein的数值和datacom的高位组成一个新的2位的datacom。

假如datacom:out  std_logic_vector(1 downto 0)

datacom<="01"   高位是0

fskcodein: out bit;

fskcodein<='0'    是0

那么新的datacom是00