verilog HDL与FPGA学习请教

1.不可综合的语句主要是在仿真中用到
2.看你具体的工作了，如果你的项目需要FPGA和其他处理器共同协作，那么就需要你掌握了。而且在FPGA的模块设计中，常常会用到DSP或者单片机的结构设计思想，所以了解一下它们的原理是有好处的。至于算法和协议，那几乎是你工作的很大一部分，边开发边学习是可以，但是会费力一些，也会走不少弯路。因此建议平时有时间多看看网上的文章，多练练写一些小的模块，见得多了，今后用到也就顺手多了

1、没错，除了设计电路的工具还有仿真测试的工具。那些不可综合的都是为仿真测试工具设计的。
可综合的语句设计工具与仿真测试工具都能用。
2、没有DSP、单片机的基础也不是不可以，只是你要去看一些基本的东西，比如二进制的转换、接口方面的只是。学好了verilog可以从事FPGA/CPLD方面的工作。算法和协议可以边用边学。

不可综合语言主要是RTL级仿真用，用来测试程序是不是在每周情况下都正确，夏宇闻：《verilog数字系统设计教程》讲的很清楚，$display用来在transcript（modelsim）中显示输出信息，比如《verilog数字系统设计教程》中的CPU的程序，$display用来显示指令、地址、数据对不对，方便你观察结果。不可综合的Verilog在Quartus好像用不了。
你的第二个问题我也说不好，数字电路IC基础很重要，别的工作中努力学习应该是可以弥补的。