Verilog 语言如何定义一个数组？

2025-01-07 05:03:47

推荐回答（4个）

回答1：

　　写在头文件里，用的时候include进去；
　　定义一个memory数组，然后把文件用readmemh读到这个数组里面，这样应该就可以；
　　Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。

回答2：

可以生成一个查找表啊，前面的数值代表标号，后面的数值代表数组的值，即可实现了定义数组

回答3：

reg [7:0] dat[7:0];
8个元素，每个8位

回答4：

在 x 里面找