首页
13问答网
>
verilog hdl的模块和c语言的函数有何区别与联系
verilog hdl的模块和c语言的函数有何区别与联系
2025-03-04 21:10:50
推荐回答（1个）
回答1：
Verilog是硬件描述语言,模块或者function最后都会综合成实际的电路。
而C语言的函数，则是调用时才会转入函数执行。
联系就是两者目的都是提取公共模式，简化编程
相关问答
最新问答
dnf70级的开启时空之门任务怎么做。进图就是时空之门图。刷完也任务也不亮。
招商银行信用卡申请失败，是业务员到我公司办理，我年薪20万以上，同时办理的还有不少同事，
成为联通公司的黑户了什么时候可以解除
请问玄武湖和绿博园花季哪里花比较多
我国四大工业基地都分布在哪儿?
2002年农历9月12日下午4点13分出生的男孩叫黄淳奕能得多少分？
笔记本电池设置的是低于30%的时候充电，100%的时候停止。但是充到32%的时候就停止了，不只一次出现这情况
脂肪粒怎么去除最有效
有谁知道天津外国语大学研究生考试是考上再分方向还是报名的时候分方向
北京威龙货车的新车价格是多少呢？
