vhdl程序问题 求高手帮读程序

2025-03-10 01:46:55
推荐回答(1个)
回答1:

在时钟上升沿 din赋值给x,然后x赋值给y,但是这个过程是 非阻塞赋值,所以y=din是延迟一个时钟的。 输出dout=(x乘以(取反后的y))再取反。例 上升沿用!代替吧
clk !!! !!! ! ! !
din 1 1 0 1 1 0 0 0 1
x 1 1 0 1 1 0 0 0 1
y 1 1 0 1 1 0 0 0 1
not y 0 0 1 0 0 1 1 1 0
(x and (not y) 0 0 1 0 0 0 0 1
not(x and (not y)) 1 1 0 1 1 1 1 0