理论上可以无限多个，但若是同步时序逻辑电路，就需要考虑到实际电路的延迟，如果所使用的电路综合器优化性能不够强大，把这段代码变成了一连串有先后关系的电路，那么最后一个else的输出结果就有可能不满足时钟对于建立时间和保持时间的要求，产生亚稳态。所以，在代码层面保证电路的结构优化也是必要的
