signal类型的数据必须定义在architecture中的如下位置，定义在其他位置就违反了VHDL的语法规则了。
下面格式是正确的：
architecture rtl of test is
signal dataout_temp1 : std_logic;
signal dataout_temp2 : std_logic;
signal dataout_temp3 : std_logic;
signal dataoutput : std_logic;
begin
...
...
end architecture;
内容全部来源于网络收集，如有侵权，请联系网站删除：QQ：24596024