为什么VHDL语言实体定义了三个个输入端口，两个输出，生成的器件图怎么少了两个端口。一位的端口都没了。