使用FPGA进行频率检测，其实都不会太高，主要是需要一个高速时钟作为参考时钟，由于FPGA不同，等级差异和代码风格差异，内部cloc频率最高应该在400～800MHz之间，那么你的测频应该不会超过这个范围，其实如果全部由FPGA代码实现的话，估计也就100～300MHz左右，而且实现难度较大。因此，你多数看到的都是在 几M 或者几K进行使用。
而前面提到的几个G的频率，应该说的是SerDes接口，这个你是无法做测频使用的。
赛灵思的最新fpga可以达到几个g了，一般的 几十兆到几百兆都有，可以通过pll锁相环倍频或分频！
希望对你有帮助！
内容全部来源于网络收集，如有侵权，请联系网站删除：QQ：24596024