首页
13问答网
>
verilog编译出错，求指导！
verilog编译出错，求指导！
2024-12-02 16:56:32
推荐回答（2个）
回答1：
错误太多了 乱套了 输入信号不能给他赋值 信号赋值又是wire型 又是reg型 有些变量又没定义 怎一个乱子了得
回答2：
你第二个always语句里面的以一个end 挪到endcase后面就对了
相关问答
最新问答
我的世界整合包启动始终无法找到JAVA路径
CF初始枪支有哪些
柯南 剧场版是什么意思 还有别的版本吗？
日本的关东话和关西话有什么区别
电脑不插麦就不能说话了 怎么办 以前没有耳麦的时候，都是开着音响就能听到 也能语音的 现在突然不好使了
跟比自己大十岁的男人谈恋爱，会是什么样子？？？？？？
定额子目是什么意思
和比自己大10岁的男人谈恋爱...
我手指为什么没力啊，拿筷子都不行
感情问题....女朋友说爱我，但不粘我.怎么回事？
