首页
13问答网
>
verilog ISE平台下问题
verilog ISE平台下问题
2025-02-26 00:36:26
推荐回答（1个）
回答1：
dout只声明为output是属于wire型的，只能用于组合逻辑，你此处用于时序逻辑应该同时声明为reg型，如下：output reg [7:0] dout
相关问答
最新问答
去西冲玩要带些什么？
美国是以什么重大事件为起点走上崛起之路
我有一个问题想向大家请教！我真心希望能得到满意的回答～～～谢谢！非诚勿扰～～
为什么我的电脑在打开网页时鼠标就卡住不动了
用友ERP U872在系统管理里第一次注册时，都没有显示数据源，没有帐套显示，求解决方案。。
杭卅一一黑河有多少公里
我是09年买房贷款25万,20年还清,这次降息后我每月还多少
2017考研的准考证需要彩色打印吗？
过安检对相机和镜头有害吗
在中国大陆能玩到的网游中，除了魔兽世界、EVE、EQ1、2、指环王OL，有哪一款网游能比剑网三好玩？
