首页
13问答网
>
[verilog]利用10M的时钟，设计一个单周期形状的周期波形。为什么报错，高手请进！！
[verilog]利用10M的时钟，设计一个单周期形状的周期波形。为什么报错，高手请进！！
2025-03-03 18:45:14
推荐回答（2个）
回答1：
reg [8:0]count后面要加分号
同步逻辑要用非阻塞赋值（=改为<=）
回答2：
wave和count的赋值符号都修改为<=
相关问答
最新问答
北京圣罗保美国中学、学费和生活费和住宿费要多少钱？
免税车可不可以自己去办呢，不通过中介
言情小说，言情是什么意思
赣州新润置业有限公司怎么样？
脂溢性脱发使用康王有好处吗
2013年公司年会主题，通信企业，麻烦大家帮忙想想，谢谢。
我家孩子5岁得了近视眼怎么治呢？能恢复吗？
哪里有萧亚轩错的人这个歌的高潮部分
要怎样才能忘记一个人？
衬衣面料的仿丝绸和天丝棉有区别吗
