首页
13问答网
>
用verilog HDL编写让两个不同频率的正弦波叠加的程序（两路信号是8位数据输入D[7..0])叠加输出也要为8位
用verilog HDL编写让两个不同频率的正弦波叠加的程序（两路信号是8位数据输入D[7..0])叠加输出也要为8位
2025-01-07 09:22:37
推荐回答（1个）
回答1：
你线性叠加是什么意思，幅度叠加吗？
1、时钟频率要大大高于这两个正弦波；
2、两个8位，叠加后应该9位，如果还想8位，就去掉最低位。
我想你应该知道问题了。
DOUT=DATA[8：1]
相关问答
最新问答
1000—2000元的手机哪种好
男生发现自己的女朋友跟别的男生有暧昧应该怎么办？
关于港澳通行证急急急！
全职在读研究生能与公司签劳动合同吗？
高中生物都学什么啊
WOW猎人专业选附魔制皮还是附魔铭文？
我想当一名街拍模特，请问需要哪些准备？该如何做呢？
身体发热，头晕是怎么回事
vivoy66手机怎样恢复开屏换图片的功能和新买的一样
我们公司每个月15号发上个月工资，我提前一个月在1月12号交辞职报告，我拿的到1月份的工资吗？
