有赋值符号 <= 就可以了，这个符号是延迟一个时钟的。而 = 是不延迟的。module(clk,i,0);input clk,i;output 0;always @(posedge clk)begin0<=i;endendmodule
