首页
13问答网
>
xilinx FPGA 在调用ip核时，顶层模块调用后综合成功，但是implement时，map出问题总，怎么解决
xilinx FPGA 在调用ip核时，顶层模块调用后综合成功，但是implement时，map出问题总，怎么解决
2024-12-03 10:56:17
推荐回答（1个）
回答1：
我也遇到这个问题，按照上述答案写不对
最后是在ucf文件中添加 PIN "CLK75MhZ/clkout1_buf.O" CLOCK_DEDICATED_ROUTE = FALSE; 这样一句，就过了
相关问答
最新问答
如何评价肖战、李沁、孟美岐领衔主演的电影《诛仙》？
WOW 同一大区 下不同服务器之间 能不能邮寄传家宝？
自编小诗怎么编?
办理健康证在哪里办理
热带草原气候是否雨热同期？
东汉末年，三国期间，都有什么官职，文官武官都算？
原始股解禁了会怎么样？
丈母娘不讲理打了我一巴掌，我还了丈母娘一巴掌，怎么处理
输入法转换时总是出现iexplore.exe-应用程序错误的对话框，不知道怎么回事？
求首英文歌 有个女的一直在笑 节奏感挺强的 而且是从头笑到尾 有点诡异的笑
