我大学学的VHDL,现在用的verilog，感觉verilog更像一门语言，VHDL更像电路，但是究其根本，还是电路、数据流的设计；形象点来说
verilog把，很多大公司都在用verilog语言，学好了很好就业
