首页
13问答网
>
verilog FPGA有条件模块调用的问题，急！
verilog FPGA有条件模块调用的问题，急！
2024-12-04 19:29:24
推荐回答（1个）
回答1：
你用always(*)，别用always @(select, data1_in, data2_in)，你的add_out都没在敏感列表里，怎么能输出
相关问答
最新问答
北京010画室好吗
家长不让上学，说是在家混吃等死混吃混喝就行，学历也没有用，初中学历已经很好了？
武大药学院导师情况哪里查
苏州木渎火车票代售点 几点开始售票啊？
汽车没电了，打不着火怎么办？
谢天华演（Laughing）第一部电视剧是什么？
传奇世界灵匣在世怎么做
街机游戏两人对打可以选两个人的 (求游戏名字)!!!
联想家悦E2410换显卡台式机
从镇坪路坐几号线可以到上海东方肝胆医院
