不能得到通用芯片的原理图，只能得到这个模块的图，也就是你VHDL写的这个模块可以在原理图中调用，VHDL你编译成功之后，在你程序的这个窗口下，点file----creat/updata---creatsymbolfilesforcurrentfiles,这时你建个原理图窗口，如果刚模块生成成功的话，就可以看到生成的模块
